光电编码器(编码器选型)的可靠性与精度直接决议了操控体系的可靠性与操控精度。操控体系精度不会高于检测元件的精度，也就是说检测元件的差错是决议操控体系稳态差错的要害，这种差错也是操控体系无法战胜的。因而，挑选和描绘高精度的光电编码器当然重要，但后续电路对光电编码器输出脉冲的处置精度也不容忽视。因而，一方面要挑选精度高的光电编码器；另一方面要注重对光电编码器输出脉冲的处置，传统的处置办法有3种：(1)经过74LS193、74LS171、RC等建立一个硬件电路完成脉冲的倍频和鉴相的区分。(2)直接将光电编码器的A、B信号送至微处置器，进行纯软件的倍频和鉴相的区分。(3)经过硬件电路和软件联系的办法进行光电编码器脉冲的处置，通常是指上述两种办法的联系。

　　对以上3种计数办法进行剖析可知，用纯软件计数尽管电路简略，可是计数速度慢，微处置器作业量大，难以满意实时性要求，想得到更高的目标，只能不断地替换高性能微处置器，并且因为光电编码器的转速具有不行预见性，选用锁相环进行倍频的话会形成数据的不精确；而纯硬件电路体积大且安稳性、可靠性差、调试烦琐，并且当电阻、电容等组件参数变化时，会致使脉宽发生变化或不能发生具有安稳宽度的脉冲。此外，RC电路抗搅扰才能差，反应有些易受外界搅扰，在实践应用中会呈现丢掉脉冲表象，以致影响操控体系的精度和可靠性。电子手轮

　　关于滤波、延时的处置办法许多，如微分型电路其信噪比小、抗搅扰性差，积分型电路能够进步信噪比，但和微分型电路一样有缺陷：当输入信号频率高时，电容充放电不及时，致使输出信号严峻变形；关于各路倍频电路来说，电阻和电容的参数不行能完全共同，所以倍频后的各路脉冲宽度不等，并且宽度的调理也比拟艰难。描绘选用的数字型延时电路能够极好地战胜以上延时电路的缺陷，延时的时刻和各路倍频的脉冲宽度由时钟操控，倍频后的脉冲宽度均匀共同。

　　运用FPGA完成4倍频、鉴相电路，选用全数字反应电路的描绘办法，因为倍频、鉴相电路描绘在同一芯片上，一方面，FPGA门电路高数量较大，时钟频率可达上百MHz的可编程逻辑器材，能够把他描绘成所需的各种逻辑器材，可并行处置多项使命。因而处置速度比单片机或DSP快得多；另一方面，芯片内部的门电路、触发器的参数特性完全共同，能确保在一样转速下4倍频脉冲信号的周期保持共同。作为板级芯片，电路做在芯片内部，其抗搅扰才能比分离器材有很大进步。一起，因为现场可编程，能够方便地完成对电路的从头描绘或修正，增强了体系的灵活性、通用性和可靠性。

出自：http://www.ccch.com.cn